Vývojový kit TMS320C6455 byl doplněn o
modul obrazového výstup tak, aby bylo možné využít standardního počítačového
monitoru. Vedle HW části bylo vytvořeno i příslušné programové vybavení.
Video output for DSP TMS320C6455 - Abstract
The HW realization of video output from Texas Instruments DSP development kit TMS320C6455
to standard
PC monitor is presented.
Tento příspěvek se zabývá návrhem a realizací technických
prostředků a programového vybavení pro zobrazování videosekvencí na
standardním PC monitoru. Smyslem práce byla realizace videovýstupu pro signálový
procesor (DSP), tak aby bylo možné zobrazovat v reálném čase videosignál
digitalizovaný ze snímací kamery před i po číslicovém zpracování. Sériová data
a řídící signály jsou generovány pomocí DSP TMS320C6455 osazeném na vývojovém
přípravku DSK TMS320C6455 firmy Texas Instruments/Spectrum Digital.
Generování videosignálu probíhá převážně softwarovým způsobem.
Technické prostředky, které slouží především pro deserializaci dat a D/A převod,
jsou omezeny na minimum. Geometrické rozlišení zobrazení je 320x240 obrazových
bodů, což je v obou rozměrech polovina rozlišení VGA (viz vysvětlení
dále), a snímkový kmitočet 60Hz. Každý obrazový bod je reprezentován pomocí 8
bitů které reprezentují 256 úrovní šedé.
Časové charakteristiky VGA signálu jsou uvedeny na obr. 1.
Videosignál v digitální podobě je vyčítán z vnitřní paměti DSP
rychlým kanálem EDMA a dále veden do McBSP, kde je převeden do sériové podoby
(obr. 2).
Obr.
1 Časovací charakteristiky formátu VGA
Obr. 2
Blokové schéma generování videodat
V realizovaného modulu (obr. 3 až 5) je
číslicový videosignál deserializován pomocí obvodu CPLD, dále veden do D/A
převodníku a po zesílení na VGA konektor. Blokové schéma zapojení je uvedeno na
obr. 3. Funkcionalita CPLD obvodu je demonstrována na obr. 4.
Obr.
3 Blokové schéma zapojení funkčního vzorku
Obr.
4 Blokové schéma procesů CPLD
Obr.
5 Praktická realizace videovýstupu ve spojení s vývojovou deskou
Rozlišení
videosignálu 320x240 obrazových bodů bylo zvoleno záměrně. Jako zdroj
videosignálu jsou použity TV kamery s prokládaným řádkováním.
Z videosignálu je záměrně vybírán vždy jen lichý půlsnímek. Tím je
potlačeno rušení vyplývající z prokládaného řadkování patrné především při
rychlých změnách v ploše obrazu.
Vývoj,
testování a ověření programového vybavení probíhal v prostředí TI CCS Code
Composer Studio. Programové vybavení je navrženo tak, aby datový přenos
probíhal paralelně s výpočty prováděnými jádrem DSP, tedy bez účasti jádra
DSP. Průběh výpočtů tak není rušen procesem generování videovýstupu.
Funkční vzorek vznikl
v rámci výzkumného záměru MSM6840770014.
Literatura:
[1] www.ti.com
[2] www.vesa.org
Video výstup k signálovému procesoru TMS320C6455 
